

等 級：簡任

類科(別)：電子工程、電信工程

科 目：高等電子電路學研究 (包括類比與數位)

考試時間：2 小時

座號： _____

※注意：(一)可以使用電子計算器。

(二)不必抄題，作答時請將試題題號及答案依照順序寫在試卷上，於本試題上作答者，不予計分。

(三)本科目得以本國文字或英文作答。

一、如圖 (一) 之雙極性接面電晶體 (BJT) 放大電路，電晶體參數為： $\beta = 100$ 、 $V_A = \infty$ ，電容器 $C_{C1} = C_{C2} = 1 \text{ pF}$ 。試求：

- (一) 電晶體參數 $r_{\pi} = ?$ (10 分)
- (二) 電壓增益 $A_V = v_o/v_s = ?$ (10 分)
- (三) 電流增益 $A_i = i_o/i_s = ?$ (10 分)




圖 (一)

二、如圖 (二) 為 CMOS 差動放大器電路， $I_Q = 0.2 \text{ mA}$ 。PMOS 電晶體 M_1 及 M_2 的參數為： $K_p = 0.5 \mu_p C_{ox} (W/L)_p = 0.1 \text{ mA/V}^2$ 、 $\lambda_p = 0.015 \text{ V}^{-1}$ 、 $V_{TP} = -1 \text{ V}$ 。NMOS 電晶體 M_3 及 M_4 的參數為： $K_n = 0.5 \mu_n C_{ox} (W/L)_n = 0.1 \text{ mA/V}^2$ 、 $\lambda_n = 0.01 \text{ V}^{-1}$ 、 $V_{TN} = 1 \text{ V}$ 。試求：

- (一) 輸出阻抗 $R_o = ?$ (10 分)
- (二) 開路差動模式之電壓增益 (open-circuit differential-mode voltage gain) ? (10 分)




圖 (二)

(請接背面)

106年公務、關務人員升官等考試、106年交通
事業鐵路、公路、港務人員升資考試試題

代號：16130
16230

全一張
(背面)

等 級：簡任

類科(別)：電子工程、電信工程

科 目：高等電子電路學研究 (包括類比與數位)

三、如圖 (三) 之 NMOS 數位電路，電晶體 M_L 、 M_X 及 M_Y 具有相同之 $\mu_n C_{ox}$ 值，另相關參數為： $(W/L)_X = (W/L)_Y = 5$ 、 $(W/L)_L = 2$ 、 $V_{TNX} = V_{TNY} = 0.8 \text{ V}$ 、 $V_{TNL} = -1.5 \text{ V}$ ，且忽略基體效應 (body effect)。如果 $v_X = v_Y = 5 \text{ V}$ ，試求：

(一) $v_o = ?$ (10 分)

(二) v_{GSX} 及 v_{GSY} 分別為何? (10 分)




圖 (三)

四、邏輯函數 $Y = \overline{A(BD + CE)}$ ：

(一) 試設計繪製一具有該邏輯函數之 CMOS 電路圖。(20 分)

(二) 如果一基本 CMOS 反相器 (inverter) 之電晶體參數值： $(W/L)_n = 2$ 、 $(W/L)_p = 4$ ，如欲使(一)之 CMOS 電路具有對稱之切換時間、且兩倍於該基本 CMOS 反相器之切換速度，試求(一)之 CMOS 電路中，每一 NMOS 及 PMOS 電晶體之 (W/L) 值，分別為何? (10 分)